产品良率的评估方法- Part1

    |     2015年4月25日   |   原创分享   |     0 条评论   |    5614

©版权声明:本文为【看我哒 www.kanwoda.com】原创文章,转载时请注明出处!

测试的目的就是将所有产品中不符合设计规范的产品剔除,然而在整个半导体设计,制造,测试过程中存在着诸多因素影响着最终的产品良率,作为负责任的测试工程师,常常需要知道如何设定一个合理的Yield Flag,以便保证在测试过程中不会因为Yield Flag设置过低造成无谓的Yield Loss, 也不会因设置过高而增加质量分析的负担。

在此和大家分享一下,如何对一个用新Process或已存在的老产品的Yield Flag做出合理的设定的方法。首先,需要了解, 在整个IC生产制造过程中影响良率的因素,它主要包含以下三个方面:

1.生产工艺 生产工艺包括生产条件(厂房,设备,材料),工艺水平,工艺经验与管理

2.产品设计技术与方法 主要表现在产品的可制造性设计问题

3.测试方法 测试技术与管理

在生产过程中,良品率常常是反映工艺水平和技术的标识,因而从某种意义上上,就是对工艺进行评估。而在产品的设计过程中,如果使用同一种工艺,则良品率可直接反映出设计的问题。

其次还需要清楚良率与缺陷的一些基本概念(如果有些Wafer 制造的基本步骤可能会更容易理解些), 对于良率可以分为参数成品率,功能良品率,而对于缺陷则可以分为全局缺陷和局域缺陷,相应的定义如下:

1.参数成品率 (Parametric Yield) —— 产品满足所有设计要求之规范

2.功能成品率 ( Functional Yield) —— 产品具备完整功能,但部分参数超出设计规范

3.全局缺陷 (Global Defects) —— 由套刻误差,工艺参数变化造成结构形变, 影响参数成品率

4.局域缺陷 (Local Defects) —— 由光刻时引入的二次诱生缺陷,氧化成针孔,PN结泄漏,台阶处开路,划伤及环境颗粒尘埃引起功能失效

功能成品率会高于参数成品率,故参数成品率即为Overall Yield. 统计表明,制造过程中,Defect产品约83.5%由局域缺陷造成,16.5%由全局缺陷引起.

由于缺陷主要是由于功能失效造成,而这种缺陷的分布是随机的,由FAB环境不同,每种产品Process不同,圆片尺寸大小可能不同,每单位面积内的失效缺陷也会不同。这样就引入了一个关键词 “缺陷密度”。

缺陷密度即为每单位面积内的失效缺陷,每个FAB的缺陷密度都会有不同,可见当Die Size相同的产品,拥有缺陷密度越低的Wafer 制造厂(Fab),才会有能力生产出良率更高的产品。

然而,在芯片的制造过程中,除了缺陷密度之外,还有其他的一些因素会对良率有很重要的影响,例如,由于掩膜沉积在Wafer边缘没有在中心容易控制,从而导致缺陷也常来自于边缘失效,或是当存在设计与工艺窗口不匹配问题时,也会造成参数成品率过低。

集赞中,待续……。
本文地址: http://www.kanwoda.com/blog/archives/0411541825410.html



  
看我哒 - 半导体技术分享博客:262417215
回复 取消